eda应用实例（采用EDA技术的等效采样方案介绍）

1导言

有两种基本的数字采样方法：实时采样和等效时间采样。实时采样对波形进行逐点采集，可以实时显示输入信号的波形，因此适用于任何形式的信号波形，重复的或非重复的，单一的或连续的。由于采集的样本是按时间顺序排列的，所以很容易实现波形显示功能。实时采样的主要缺点是时间分辨率差。每个采样点的采样、量化和存储必须在小于采样间隔的时间内完成。根据奈奎斯特采样定理，重构波形的采样频率至少应为信号最高频率的两倍，因此对实时采样提出了更高的要求。鉴于此，等效采样技术出现了。等效采样技术可以实现很高的数字转换率。其基本原理是通过多次触发和采样来获取和重构信号波形。前提是信号必须重复。等效采样通过多次采样对信号不同周期采样的数据进行重组，从而重构出原始信号波形。

2等效采样的原理和方法

等效采样的基本原理是将高频快信号变成低频慢重复信号。通常，在重复信号的每个周期中或者在几个周期的间隔中进行采样，并且每个采样点取自每个输入信号波形的不同位置。几个采样点成为一个周期，可以形成与原信号相似的波形，只是周期加长了。例如，收集一个静止图像帧数据的采样方案(每秒采样30帧标准)。假设一张图片的带宽是6MHz。利用实时采样方法和感知采样定理，采样频率应为12MHz。如果采用等效时间采样法，100kHz的模数转换器可以每120个像素采样一次，帧间采样率略低于100kHz，以保证下一个像素移位。那么第一帧的采样结果是1121241…像素，第二帧是2122242…像素。这样持续4秒，收集120帧数据，从而获得400k的整个图像帧数据。很明显，在这个过程中，我们利用了画面的静态特性，也就是信号的重复性。

等效抽样方法有两种：随机等效抽样和连续等效抽样。等效采样在每次触发时捕获一个样本，与时间/网格和扫描速度的设置无关。每次发现一个触发，在短暂但确定的延迟(deltat)后获得一个样本。当下一次触发发生时，延迟会增加一个小的增量 T，这个增量就是等效样本的周期。数字转换器采集另一个样本。这个过程重复多次。deltat一直增加到前一次捕获，直到时间窗口满了。如图1所示：

等效采样采用内部时钟，与输入信号和信号触发的时钟不同步，采样值连续获得，与触发位置无关。通过记录采样数据和触发位置之间的时间差来确定信号中采样点的位置，以重构波形。这导致了精确测量与采样触发点相关的位置的问题。这是随机等效抽样的难题之一。虽然采样在时间上是连续的，但相对于触发器来说是随机的，这就产生了随机等效时间采样的说法。如图2所示。

关于等效采样得到的信号是否包含原始信号的所有频率成分，下面给出分析。

将连续信号x(t)与脉冲函数p(t)相乘，得到采样的离散信号x(n Ta)。

x(n Ta)=x(t)xp(t) (1)

因为输入信号是周期信号，对于任意采样点x(t-kT-mTl-jTa)

因为T1/Ta是一个整数，所以有

F[x(t-kT-mTl-jTs)]=F[x(t-qts)]eiPTax(2)

所以采样点x(t-kT-m TLJTA)包含的信息和x(t-q Ta)包含的信息是一样的，所以我们用采样点x(t-kT-mTI-j Ta)代替x(t-q Ta)来重构输入信号的波形。

在采样数据被重组算法重组后，p(t)变成

可以看出，这个结论类似于我们熟悉的采样定理。只要等效采样的微小时间增量t足够小，即满足1/t2fmax，就可以恢复原始信号。

无论哪种方式，最后采集到的数据都会通过特定的算法进行重组，重构出原始的输入信号波形。重组数据的采样由每个采样周期之间采样信号之间延迟的微小增量t决定。通过控制这个t的大小，可以控制等效采样的频率，即实际采样频率。如果这个t足够小，也就是等效采样的频率足够高，就可以采集到各种高频成分。从而实现低频采集和高频采集。

3基于EDA技术的等效采样方案

该方案是连续等效时间采样的研究成果。等效时间采样是一种输入信号为周期信号的采样方法，对于复杂的周期信号无效。该方案采用基于EDA技术的采样信号产生电路，解决了复杂周期信号等效采样失败的问题，进一步降低了对输入信号的要求。这种方案的另一个主要特点是，它改变了对采样信号只进行一次连续等效采样的方式。在整个工作过程中，A/D转换器始终处于采样信号控制下的工作状态。采样效率可以达到随机等效采样的水平，并且可以避免随机等效采样时隙不可控的问题。整体方案框图如图3所示。

其中，A/D转换器有两个工作时钟，对应两种工作状态。一个时钟由外部振荡器产生，另一个由CPLD产生；存储器1是双端口存储器，用于暂时存储采集到的数据；2.存储器存储重组后的数据；CPLD用于产生采样信号；单片机负责整个系统的控制，并完成数据重组。

该方案的工作过程分为两步。首先，A/D对输入信号进行采样，采集到的数据存储在RAMI中。然后，MCU处理收集的数据，计算输入信号的周期或周期的整数倍。传统等效采样信号的产生大多采用电平触发的方式，在输入信号的同一电平产生一个触发。在传统的方式中，下一个周期的开始仅由一个位置上的相同级别来决定。这样判断周期并不严谨。对于复杂的周期信号，如果一个周期内有两个或两个以上相同的电平，这种方法显然是无效的。在这种方案中，由于A/D转换器在输入信号的一个周期内采集了足够多的连续数据，因此可以通过判断这些数据的周期来获得输入信号的周期。这种方法相当于比较不同时期多个位置的电平，可以解决复杂周期信号的等效采样失败问题。CPLD根据获得的周期性数据产生采样信号。

第二种工作状态是等效采样模式，A/D转换器根据CPLD产生的采样信号对输入信号进行采样。采集的数据存储在RAM1中，然后单片机根据本文提出的数据重组算法对采集的数据进行重组。重组后的数据存储在RAM2中，可由显示设备使用或进一步处理。整个过程由单片机控制，本方案使用的单片机为89C51。

4信号采集周期

传统的触发方式多采用电平触发，对于复杂的周期信号无效。该方案采用数字方法直接获得输入信号的周期。当有信号输入时，A/D芯片首先工作在连续采样模式，直到存储器满为止。因为输入信号是周期信号，周期为T，A/D转换器的时钟周期为T1，采样数据最多在T*T1后开始重复。单片机通过比较采集到的数据，很容易得到输入信号的周期或周期的整数倍。这些数据是采样信号产生的基础。根据所获得信号的周期，CPLD产生采样信号。

5采样信号的产生

采样信号必须满足以下要求：(1)能够重复产生。(2)每个采样信号根据等效采样的周期产生一个步长。该方案的采样信号改变了传统的每个周期只能产生一个采样信号的方式，每个采样信号可以产生一个采样数据。在输入信号的每个周期内，总是按照A/D转换器的工作频率进行采样。且速度与随机等效采样基本相同。并且避免测量与采样触发点相关的垂直和水平位置。尤其是对于频率低于A/D转换器时钟的输入信号。

下面是用VHDL语言编写的采集信号的生成程序及其仿真波形。

UBRARY IEEE使用IEEE。STD_WGIC_1164。所有；

实体clk_d是

港口(CLK:INSTD)_逻辑；clkf:out STD _ LOGIC)；

END clk _ d；

clk_d的架构行为是

信号m:STD _ LOGIC _ VECTOR(9 down to 0)；

信号n，k:STD _ LOGIC _ VECTOR(7 DOWNTO)；SIGNALn7，fc:STD _ LOGIC:=O

开始

进程(时钟)

开始

如果clk 事件和CLK=1'然后

如果m=0000000000那么k=k l；n=k；m

结束IF；结束IF；

结束进程；

流程(n7)

开始

如果n7 事件和n7=O 那么fc=不是fc；结束IF；

结束进程；

n7=n(7)；clkf=fc

结束行为；仿真波形如下图所示：

从上面的仿真波形可以看出，采样信号以输入信号的间隔移动一个时钟(CLK)周期。经过几轮采样后，输入信号将以时钟(CLK)频率用采集的数据进行采样。根据奈奎斯特采样定理，可以采集输入信号中频率为clk/2的分量，从而可以用低频采集高频信号。

6结束语

通过对连续等效采样的研究。进一步降低了对输入周期信号的等效采样要求，解决了复杂周期信号的采样失败问题。同时，由于使用了EDA技术，可以方便地产生采样信号，使得A/D转换器始终工作在采样模式下，改变了传统采样模式下一个采样信号只能采集一个数据的问题，提高了系统的工作速度，达到了与随机等效采样相同的性能，避免了随机等效采样中测量采样触发点相关的垂直和水平位置的问题，大大降低了硬件电路的复杂度。

本文的创新之处在于利用EDA技术方便地产生采样信号，大大简化了采样触发电路，解决了传统等效采样对复杂周期信号失效的问题，进一步降低了对输入信号的要求，提高了系统的工作速度，降低了硬件电路的复杂度。