二阶有源带通滤波电路_二阶有源带通滤波器原理图及设计流程

本文为大家带来了二阶有源带通滤波器的具体设计过程，带通滤波器原理图的意义，带通滤波器方案的选择与仿真，电路性能测试，DC稳压电源的设计，运算放大器和电压跟随器的选择。

什么是带通滤波器？带通滤波器是指只允许某个通带内的信号通过，衰减或抑制低于通带下限频率而高于通带上限频率的信号的滤波器。注：高通的下截止频率应设置为小于低通的上截止频率。相反，它是一个带阻滤波器。典型的带通滤波器可以通过将二阶低通滤波器的一级变为高通滤波器来形成。如图2-4所示。

(a)带通滤波器的原理框图

图2-4二阶带通滤波器

带通滤波器电路的性能和参数：通带增益Aup:

中心频率0f:

通带宽度b:

品质因数q:

这种电路的优点是改变R与R4的比值可以改变带宽而不影响中心频率。

有源带通滤波器1的设计要求。带宽要求：15Hz~35KHz。

2.带外抑制比要求：=-20dB/倍频程。

方案选择和流程

1.根据要求带外抑制比大于等于20dB/倍频程来选择阶数，所以我们选择四阶带通滤波器，因为当我们选择二阶时，它是：

选择第三个订单时，它是：

当选择第四顺序时，它是：

此时带外抑制比可以满足20dB/倍频程的要求。

八度和10倍频程的选择：

对于滤波或运算放大器放大，用dB表示。具体公式是

A (w)=A0/(1JW/W0)，其中W0是滤波频率或运算放大器的极点。

用dB表示时，就是20*log|A(w)|。A(w)取模，即A0/sqrt(1 w*w/(w0*w0))。

对于n倍频(w0附近的频率不准确，n0)，w2=n*w1，w1w0。(根中的1可以忽略)，有：

A(w2)-A(w1)=20 * log 0-20 * log(sqrt(w2 * w2)/(w0 * w0))-20 * log 0 20 * log(sqrt(w1 * w1)/(w0 * w0))

=-10 * log(w2 * w2/(w1 * w1)=-10 * log(n * n)

因此，对于倍频，w2=2*w1，那么此时的压降为-10 * log4=-6.02db .当w2=10*w1时，-10*log100=-20dB。

2.电路形式的选择由于我们选择的滤波器阶数n为偶数，所以我们选择级联n/2个二阶滤波器；

3.原理图仿真根据原理图用Multisim 10.0仿真，基本符合标准。我们使用Protel99SE绘制设计原理图：

以下是我们的模拟结果：

这张图是我们在Multisim 10.0中模拟时得到的波特图，其中给出了

R9=R10=8.2K

R13=R14=8.2K

R4=R12=4.7K

其他参数值如图，这也是我们组之前模拟过程中遗留下来的最不可原谅最核心的问题，后面会进一步说明。

以下是我们的模拟结果：

我们可以看到模拟的带宽很宽，上限频率很高，和我们最初的模拟结果相差很大。(初步仿真结果为：10.225 Hz ~ 61.743 kHz)。

电路性能测试和改进

所形成的电路首先具有一个峰值：

阻力有问题。改变电阻后：

再次改变电阻后：

带外抑制比不足：

相关数据表

可以看出，当r的值为40k或36k时，基本满足条件。以下是我实际焊接在万能板上的实物图：

电源模块：DC稳压电源的工作原理

电源是一个完整的功率放大器的重要组成部分，它为外部电路稳定地提供能量，保证外部电路能够正常工作。而一般是通过变压器降低来自市电的电压来实现的，那么如何降低电压，如何通过一些元件把交流电变成DC，保证其稳定输出是必须要考虑的问题。

作为稳压电源，它由电源变压器、整流器、滤波器和稳压电路组成。电源变压器将交流电网中的220v电压变为所需的电压值，然后通过整流电路将交流电压变为脉动的DC电压。然而，脉动DC电压包含大的纹波，必须通过滤波电路消除，以便获得平滑的DC电压。

A.传输

变压器的种类很多，单输出双输出，有大有小，输出电压和功率取决于型号。外电路所需的电压，流经电源的电流，外电路的功率都会影响电源输出电压的稳定性，所以输出电压和功率本身都要考虑。在这个电路中，我们选择一个双12v输出电压的变压器。

B.整流电路

整流电路是将交流电压转换成DC电压所必需的。常见的整流电路有单相半波整流、单相全波整流、单相桥式整流和倍压整流。由于桥式整流电路输出电压高，纹波电压小，灯管承受的最大反向电压低。同时，由于电源变压器在正负半周都有电流供给负载，所以电源变压器利用充分，效率高。因此，我们在这里使用最大电流为2A的整流桥。

C.滤波电路

滤波电路用于过滤整流输出电压中的纹波，通常由电抗元件组成。其工作机理是：点电抗元件在电路中具有储能的作用，并联电容C可以随着电源提供的电压升高而储存一部分能量。电感还具有平波功能，使负载电压更加平滑。容性滤波一般针对低电源，感性滤波多用于高电源。在本电路中，我们使用容性滤波。电容滤波时，输出电压为U2=2U1，其中U1为变压器输出电压，U2为电容两端输出电压。

由于电路采用双电源形式，我们将采用上下并联两组电容的形式作为滤波电路。电容器由大到小依次排列。第二级电容采用钽电解电容，有效防止低频干扰元件对电路的干扰，世界屋脊电容采用单片电容，防止高频元件的干扰，也提高了电源的稳定性。

电源部分由三端集成稳压块LM7812和LM7912组成。电路结构简单。电路中芯片所需电压为12 V，实测电压为11.86V和11.74V.我们在具体的测量中选择了这个功率模块。

运算放大器的选择

为了减少运算放大器对滤波电路的负载影响，方便调整，我们初步考虑选择LF412。这是一款以JFET为输入级的低失调、高输入阻抗运算放大器。其输入阻抗可达1210。单位带宽的增益积为8MHz，可以满足我们的要求。但是因为芯片大多是军用芯片，价格太高，所以我们选择LM324，因为LM324系列器件是廉价的四运放，真差分输入。与单电源应用中的标准运算放大器相比，它们具有一些显著的优势。四个放大器可以在低至3.0伏或高达32伏的电源下工作，静态电流是MC1741的五分之一。共模输入范围包括负电源，因此在许多应用中无需使用外部偏置元件。3dB带宽增益积：1.2MHz，低功耗，可以满足我们的要求。

电压跟随器

一般来说，电压跟随器起到缓冲、隔离和提高带载能力的作用。共集电极电路高输入阻抗、低输出阻抗的特性使其在电路中起到阻抗匹配的作用，可以使后级放大电路更好地工作。电压隔离器的输出电压近似于输入电压的幅度，对前级电路处于高阻状态，对后级电路处于低阻状态，因此对前后级电路起到“隔离”的作用。电压跟随器常用作中间级来“隔离”前后级之间的影响，此时称为缓冲级。基本原理是利用其高输入阻抗低输出阻抗的特性。电压跟随器具有高输入阻抗低输出阻抗的特性，可以理解为极端。当输入阻抗高时

利用电压跟随器的这些特性，我们在电路的高低铜连接处增加了电压跟随器模块，大大优化了电路性能，主要表现在改善了通带内的平坦度，增加了带宽。

现有问题解决情况

(1)滤波器架构的选择当初始原理确立，电路架构确定后，我们还想到了级联两个二阶Delyiannis带通滤波器，如下图所示：

通过模拟得到的波特图如下：

从上图可以看出，在带宽基本可以达标的情况下，增益会达到-157dB。虽然我们的设计指标中没有增益限制，但我们不可能将新信号衰减如此大的倍数。因此，我们放弃这种设计方案，采用高通和低通的级联方式，选择二阶基韦乔纳斯萨利键滤波电路作为设计滤波电路的基本模块，前面已经强调过，这里不再赘述。

(2)低通部分的改进由于仿真阶段的疏忽和盲目调整，地面参数有很大问题，低通电路部分我还是很担心，直到实际电路重叠。后来通过仿真图的调整和实际电路的方块测试，低通滤波电路的不可行性真的摆在了我们面前，于是我们又从计算开始，建立参数，上面已经说明了，但是新的问题又出现了。高频部分的波特图有一个转折点，转折点前后的斜率不一样，体现在之前给的政策和实测图中。初步判断原因是两个二阶滤波电路频率不匹配，导致滤波通。

(3)供电问题

我们的第二个电源出现了一些问题，已经延迟了很长时间。测得的数据是：正电源11.6V，负电源-22 V，整流桥测试过没问题，电路都通了，稳压块也换过了，但没解决。问题还是出在稳压块上，应该已经烧坏了。

(4)带外抑制比

想法1:在一组更精确的测量中，带外抑制比几乎是20db。具体思路是，由于电路是级联的，其带外抑制比在高通部分相对较高，而在首通部分相对较低。这个时候可以在他的低通部分加一个极点，让他的落差在这个点先发生变化，比较陡。

想法二：设计电路的时候，我用的电容比太大了，达到了1000倍。这可能是导致带外衰减低的一个原因。之后我就想着通过改变电容值来降低它们之间的系数，这样可以降低它们的灵敏度，提高电路性能。