lvds 定义（LVDS基础知识总结）

一个

LVDS(Low Voltage Differential Signaling)是一种小幅度差分信号技术，它使用极低幅度的信号(250mV~450mv)通过一对平行的PCB走线或平衡电缆传输数据。

流经两条平行差分信号线的电流和电压幅度相反，噪声信号同时耦合到两条线上，而接收端只关心两个信号的差值，因此噪声被抵消。因为两条信号线周围的电磁场也是相互抵消的，所以差分信号传输的电磁辐射要比单线信号传输小得多。

另外，传输标准采用电流模式驱动输出，不会产生振铃和信号切换引起的峰值信号，具有良好的EMI特性。

因为LVDS差分信号技术降低了对噪声的关注，所以可以采用更低的信号电压幅度。这个特性非常重要，它使得提高数据传输速率和降低功耗成为可能。低驱动幅度意味着数据可以更快地反转。

由于驱动器是恒流源模式，功耗几乎不随频率变化，单通道功耗很低。

因此，采用该技术后，只要一对平行传输线的长度足够一致，并且在接收端提供良好的匹配端接阻抗技术以减少反射信号的产生，就可以提供非常高的数据传输速率。

目前，提供840MHZ的数据传输速率是非常容易的，无需复杂和特殊的处理。

2

LVDS驾驶和接收

上图显示了LVDS的工作原理。其驱动器由驱动一对差分信号线的恒流源(通常为3.5mA)组成。接收器的DC输入阻抗很高(几乎没有电流消耗)，因此几乎所有的驱动电流都会流经100欧姆的终端电阻，从而在接收器输入端产生约350毫伏的电压。

当驱动状态反转时，流经电阻器的电流方向改变，从而产生有效的0 & gt；或者1 接收端的逻辑状态。LVDS的技术特点包括：

1.高速传输能力，LVDS的传输能力最高可达2Gbps

2.低电压、低功耗，LVDS采用CMOS工艺实现，静态功耗低；

3.低噪声辐射；

4.采用差分传输方式，抗干扰能力强；

与传统的单端信号拓扑结构(如并行LVTTL/LVCNOS)相比，LVDS具有许多优势，包括减少EMI(电磁干扰)、更快的数据速率、更长的扩展传输距离、成本和便利性。

三

对于第二代和第三代LVDS SerDes(串行器/解串器)，另一个优势是通过RBS(随机化、DC平衡、加扰)编码来提高系统可靠性和降低EMI。静态显示图像可能包括许多相同颜色的位，这可能导致DC漂移、影响信号质量并产生EMI峰值。RBS编码使数据随机化并扰乱位位置，消除静态模式并确保正确转换，然后允许交流耦合并通过平衡DC提供隔离。这种编码的最终结果是更小的抖动和更大的传输频谱扩展，以降低EMI。

数据速率、距离和成本/便利性

由于并行接口的数据速率非常有限，数据速率是LVDS优于LVTTL/LVCMOS的另一个优势。如前所述，当许多输出并行传输时，每个信号传播得越快，产生的EMI就越多。此外，信号之间的延迟差异也限制了信号可以传播的距离，并且在更快的数据速率下会变得更差。使用LVDS，数据速率可以更高，距离可以扩展到10米以上。由于较少考虑长度匹配和更多的使用空间，PCB的设计也容易得多。

四

在设计过程中，请考虑以下几点：

电磁干扰

LVDS信号滤波设计主要是针对时钟信号和总线信号而设计的，在发送端对时钟信号加入RC滤波设计，减少时钟的外部辐射干扰。对于差分信号，滤波器设计需要在端口增加共模扼流圈，以过滤和抑制共模噪声。

LVDS信号抗干扰设计分为固定路径干扰和环境干扰。

固定路径干扰

干扰路径一般是电源或者信号线，所以LVDS电路设计只需要在接口上增加保护设计即可。界面被磁珠吸附后，对地电容增大，使干扰以最快的路径排出。

环境扰乱

这种干扰是由环境中外部来源的电磁辐射引起的。通常采用添加铁氧体磁珠和电容等保护措施来降低这种干扰的影响。

为了降低单端信号和LVDS信号之间的串扰，应遵循以下要求：

1.在同一PCB层上，单端信号距离LVDS信号至少12mm2.差分线间距不应超过信号线宽度的两倍，电路板厚度应大于信号线间距；3.两个相邻差分对之间的距离应该大于或等于独立信号线之间距离的2倍。

感应淬火

设计LVDS信号的阻抗匹配时，应遵循以下要求：

1.PCB应至少有4层，LVDS信号和TTL/CMOS信号应通过电源层或地层隔离；LVDS驱动器和接收器尽可能靠近连接器放置；

2.在驱动器或接收器的Vcc引脚附近放置一个4.7F或10F电容，并考虑信号的工作频率与电容的最佳工作频率之间的匹配；

3.在驱动器或接收器的Vcc引脚附近放置至少一个0.1F和一个0.001F电容；

4.电源和接地线应尽可能宽，以降低电源的返回阻抗。

编辑：李倩